今年集创赛再度与一直走在科技最前沿的IEEE携手，为浸淫在射频前端发展，有志于通过科技创新进一步改善人类生活的学子们，带来射频前段系列杯赛题目——宽带Blocker-Tolerant 射频接收机设计，希望能够与当代大学生一起直面5G时代所带来的挑战，克服技术创新中的一个个难点，抓住“万物互联”时代所带来的的机遇，为人类社会的进步，贡献出自己的力量。

IEEE杯杯赛题目详情

一、杯赛题目：宽带Blocker-Tolerant 射频接收机设计

二、参赛组别：A组、B组

三、赛题背景

随着通信速度要求的提升，射频接收机的带宽要求越来越高。常规的采用窄带Rx+固定频率的片外滤波器的方案是应对带外Blocker干扰的有效手段，但是为了覆盖足够多的频带范围，需要使用大量的窄带射频接收机的集合。如果可以实现一个tunable的High Q RF BPF以实现Blocker-Tolerant Rx，那么就可以在应对多频段需求的同时，实现良好的Blocker抑制能力。

四、赛题任务：

1. 设计一个满足指标要求的宽带Blocker-Tolerant 射频接收机。通过调研自选Blocker-Tolerant Rx架构。在满足赛题的基本要求基础上可以考虑在带宽、线性度、NF、LO Leakage、功耗等方面进行优化。

2. 推荐采用CMOS 65nm 工艺。

3. 需要完成版图设计与后仿真。

五、赛题任务说明

1. 基础知识准备考虑如下方面：射频接收机系统基本原理；传统射频接收机的设计方法（NF，IIP3，Gain）；N-path Filter基本工作原理；Cadence Virtuoso工具；

2. 文献调研科参考如下方向：

1) 时间顺序：包括起源，发展历程和最新进展；

2) 分类：包括工作原理，关键模块和优缺点

3. 设计流程考虑如下步骤：

1) 原理性仿真：采用理想元件进行原理性仿真，通过仿真理解N-Path的工作原理，实现目标功能；在理想元件中逐步加入非理想效应，理解各种非理想效应对电路性能的影响；（原理性仿真工具请使用cadence virtoso）

2) 前仿真：基于CMOS工艺PDK，进行前仿真，采用rf元件

3) 后仿真：完成版图，实现后仿真

六、设计指标要求：

1. 工作频率0.5-2GHz

2. 工艺：65nm CMOS

3. BW：10MHz

4. Gain: 30dB

5. NF：5dB

6. OOB-IIP3：12dBm @Δf=80MHz

7. Rx Power：不超过80mW

七、设计文档撰写要求：

1. 中期汇报：项目进展说明，参考届时组委会参考模版；

2. 初赛和企业技术评分：提交技术文档和设计数据，包括如下内容：

1) 项目介绍：对整个项目的完成情况和设计结果做整体性介绍和概括；

2) 文献调研，选定Blocker-Tolerant Rx的架构

3) 核心电路原理与定性仿真：文档和设计数据

4) 电路模块设计与版图实现：文档说明和设计数据

5) 系统仿真：文档说明和设计数据

6) 进一步优化的尝试：文档说明和设计数据

7) 总结：设计的特点、实现了的性能分析，与改进建议等

3. 分赛区决赛提交内容

1) 汇报PPT：项目介绍、关键技术介绍、性能指标

2) 技术文档和设计数据：同上

4. 总决赛提交内容

更多评分标准以及参考资料等内容，请见大赛官网：http://univ.ciciec.com/nd.jsp?id=447#_jcp=1